SK 海力士推出 H-TPU 架构：面积仅通用 CPU 核心的 1/25，功耗约 2.5%

随着 AI 普及，数据中心的性能瓶颈正从计算层转移到内存与存储层，SSD 控制器内部的传统通用 CPU 架构已逼近极限。

SK 海力士在韩国仁川举行的 ISOCC 2026 会议上推出“H-TPU（海力士事务处理单元）”架构，将处理器按功能拆分并分布到数十个小型集群中，以突破通用 CPU 在功耗和面积上的限制。

据介绍，H-TPU 采用简化的四级流水线，占用面积仅为通用 CPU 核心的 1/25，功耗约为其 2.5%。未使用的功能模块会切换至最低功耗模式，从而大幅节省控制器整体功耗。

该架构并非用于 AI 计算的张量加速器，而是专门控制 SSD 数据平面的可编程处理器。SK 海力士计划将其应用于 NAND 存储产品线及下一代 AI 存储架构，并与高带宽闪存 HBF 形成协同效应。